RANDOM COUNTER SINKRON

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK

Tanggal Percobaan: Selasa, 31 Oktober 2023

Tanggal Penyerahan: Selasa, 7 November 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : Random counter sinkron
3. Tanggal Praktek : 31 Oktober 2023
4. Tanggal Pengumpulan Laporan : 7 November 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 4
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....5
E. SOAL DAN HASIL PERCOBAAN 5
F. ANALISA DATA.....15
G. KESIMPULAN 15
H. SARAN.....16
DAFTAR PUSTAKA 17

A. MAKSUD DAN TUJUAN PERCOBAAN

1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja random counter sinkron
3. Mahasiswa mampu merancang random counter sinkron
4. Mahasiswa mampu merangkaian rangkaian random counter sinkron

B. DASAR TEORI

Counter Sinkron

Pencacah atau Counter Sinkron disebut demikian karena input clock dari semua flip-flop individu di dalam pencacah semuanya clock bersama pada waktu yang sama oleh sinyal clock yang sama.

Dalam pencacah (counter) Biner Asinkron, output dari satu tahap pencacah dihubungkan langsung ke input Clock dari tahap pencacah berikutnya dan seterusnya sepanjang rantai. Hasil dari ini adalah bahwa Pencacah (counter) Asinkron memiliki kerugian dari apa yang dikenal sebagai "Propagation Delay" di mana sinyal timing tertunda sebagian kecil melalui masing-masing flip-flop.

Namun, dengan Pencacah (counter) Sinkron, sinyal clock eksternal terhubung ke input clock SETIAP flip-flop individu dalam pencacah sehingga semua flip-flop di-clock secara bersamaan (secara paralel) sekaligus memberikan waktu yang tetap terhubung. Dengan kata lain, perubahan output terjadi dalam "sinkronisasi" dengan sinyal clock.

Hasil sinkronisasi ini adalah bahwa semua bit output individu berubah keadaan pada waktu yang sama persis dalam menanggapi sinyal clock umum tanpa efek riak dan karenanya, tidak ada penundaan propagasi.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN

1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Kabel Jumper
5. Rangkaian Clock Otomatis :
   a) IC 7413 : 1 buah
   b) Resistor 100 Ω : 1 buah
   c) Potensiometer 1k Ω : 1 buah
   d) Kapasitor 470 uF : 1 buah
   e) Kabel Jumper

6. Rangkaian output decoder BCD to seven segment
   a) IC 7447 : 1 buah
   b) Resistor 330 Ω : 7 buah
   c) 7 segment display : 1 buah
   d) Kabel Jumper
7. Komponen IC :
   a) IC 7476 : 2 buah
   b) IC 7474 : 2 buah
   c) IC 7408 : 1 buah
   d) IC 7486 : 1 buah
   e) IC 7404 : 1 buah
   f) IC 7432 : 1 buah
   g) IC 74266: 1 buah


D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN

1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merancang dan merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian random counter sinkron modulus 6 menggunakan JK-FF dengan output:
      0 → 5 → 1 → 4→ 2 → 3
   b. Rangkaian random counter sinkron modulus 6 menggunakan JK-FF dengan output:
      0 → 5 → 2 → 4→ 2 → 3
   c. Rangkaian random counter sinkron modulus 6 menggunakan D-FF dengan output:
      0 → 5 → 1 → 4→ 2 → 3
   d. Rangkaian random counter sinkron modulus 4 menggunakan jenis flip-flop bebas dengan output:
      10 → 4 → 9 → 7
3. Uji tabel kebenaran dari tabel data uji.


E. SOAL DAN HASIL PERCOBAAN

1. **Rangkaian random counter sinkron modulus 6 menggunakan JK-FF dengan output:**
   0 → 5 → 1 → 4→ 2 → 3





a) K-Map dan Persamaan input flip-flop













b) Gambar rangkaian



c) Tabel hasil percobaan


Clk	Tampilan 7 Segment	Foto Praktikum
		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		


Clk	Tampilan 7 Segment	Foto Praktikum
↓		

2. **Rangkaian random counter sinkron modulus 6 menggunakan JK-FF dengan output:**
   0 → 5 → 2 → 4→ 2 → 3







   a) **K-Map dan persamaan input flip-flop**











   b) **Skema Rangkaian**




c) Tabel hasil percobaan

Clk	Tampilan 7 Segment	Foto Praktikum
		
↓		
↓		


Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		

3. **Rangkaian random counter sinkron modulus 6 menggunakan D-FF dengan output:**
   0 → 5 → 1 → 4→ 2 → 3



   a) **K-map dan persamaan input flip-flop**















   b) **Skema rangkaian**



   c) **Tabel hasil percobaan**

Clk	Tampilan 7 Segment	Foto Praktikum
		


Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		









4. **Rangkaian random counter sinkron modulus 4 menggunakan jenis flip-flop bebas dengan output:**
   10 → 4 → 9 → 7
   a) **K-map dan persamaan input flip-flop**



   b) **Skema rangkaian**



c) Tabel hasil percobaan

Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		

F. ANALISA DATA

1. Rangkaian Random Counter Sinkron menggunakan JK-FF dengan output 0 → 5 → 1 → 4→ 2 → 3

Seperti perancangan counter sinkron pada umumnya, pada perancangan rangkaian ini, mula mula dibuat state table dengan urutan sesuai rancangan output yang ingin dibuat. Setelah itu dibuat K-Map untuk mencari persamaan input-input tiap flip-flopnya. Kemudian skema rangkaian Digambar lalu direalisasikan.

Output yang dihasilkan yaitu display 0 di seven segment, kemudian 5, 1, 4, 2, 3, kembali ke 0, lalu 1, terus seperti sebelumnya dan berulang-ulang.

2. Rangkaian Random Counter Sinkron menggunakan JK-FF dengan output 0 → 5 → 2 → 4→ 2 → 3

Perancangan untuk rangkaian ini pada dasarnya sama seperti nomor/rangkaian sebelumnya. Namun, seperti yang dapat dilihat bahwa terdapat dua kali nomor '2', yaitu yang setelah '5' dan yang setelah '4'. Untuk mengatasi hal tersebut ditambahkan 1 bit tambahan, dapat di depan bit aslinya atau sebagai MSB atau di belakang atau sebagai LSB. Setelah itu, K-Map dapat dibuat, tetapi biner yang dilihat adalah biner setelah ditambahkan bit tambahan. Kemudian, seperti biasa, persamaan input flip-flop dapat didapat lalu rangkaian dapat dibuat. Perlu diperhatikan juga bahwa bit yang dijadikan output adalah bit yang tidak termasuk bit tambahan. Yang mana untuk rangkaian ini hanya 3 bit.

Output yang dihasilkan dari rancangan ini sesuai dengan yang dirancang, yaitu seven segment menampilkan angka 0 kemudian 5, 2, 4, 2, 3, kembali ke 0, 5, dan terus berulang-ulang. Dappat dilihat bahwa angka '2' muncul dua kali di dalam 1 putaran.

3. Rangkaian Random Counter Sinkron menggunakan D-FF dengan output 0 → 5 → 1 → 4→ 2 → 3

Rangkaian ini memiliki output yang sama seperti rangkaian nomor 1. Maka dari itu, perancangannya pun sama, hanya berbeda jenis flip-flop yang dipakai sehingga persamaan input-input flip-flopnya juga berbeda.

Output yang dihasilkan dari rangkaian ini sesuai dengan yang dirancang yaitu seven segment menampilkan angka 0, kemudian 5, 1, 4, 2, 3, kembali ke 0, 5, dan terus berulang.

4. Rangkaian Random Counter Sinkron Modulus 4 menggunakan Jenis Flip-Flop Bebas Dengan Output 10 → 4 → 9 → 7

Rangkaian ini dapat dibuat dengan metode pengamatan sehingga hanya membutuhkan 2 flip-flop. Jika diamati, Q_0Q_2 merupakan up counter modulus 4, up counter modulus 4 tersebut dapat dibuat dengan metode pengamatan. Kemudian jika diamati lagi, Q_1 merupakan hasil XOR dari Q_0 dan Q_2. Kemudian, Q_3

merupakan kebalikan dari Q_2 atau Q_2 yang di-NOT-kan. Setelah menemukan persamaan untuk setiap bit output, output-output tersebut disusun menjadi $Q_3Q_2Q_1Q_0$.

Output yang dihasilkan sesuai dengan yang dirancang yaitu seven segment menampilkan angka 10 yang berbentuk seperti c kecil di seven segment, kemudian 4, lalu, 9, 7, dan kembali ke 10, 4, 9, 7 dan terus berulang-ulang.

G. KESIMPULAN

- Counter sinkron dapat membuat random counter atau counter yang menghitungnya tidak berurutan, tetapi sesuai dengan rancangan
- Perancangan random counter sinkron sama seperti counter sinkron pada umumnya, sesuaikan saja present state dan next state di state table-nya
- Jika terdapat angka angka yang rangkap di dalam satu putaran, dapat dilakukan pemnambahan bit pada rangkaian, tetapi bit tambahan tersebut tidak dijadikan output
- Perancangan random counter sinkron dapat dilkakukan dengan metode pengamatan jika dalam output terdapat pola

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] “Pencacah (counter) Sinkron.” https://abdulelektro.blogspot.com/2019/06/pencacah-counter-sinkron.html#google_vignette (accessed Oct. 23, 2023).